در این پست قصد داریم تحلیل DC یک مدار
JFET را در نرم افزارMATLAB دنبال کنیم .
در مدار زیر از یک JFET کانال n با
VA=100,IDSS=12mA,VP=-5V استفاده شده است.
ابتدا مدار معادل تونن را پیدا کرده و KVL های
ورودی و خروجی را می یابیم:
KVL IN INPUT LOOP: -3.3+VGS+2000ID=0 (1)
KVL IN OUTPUT LOOP: -18+(2000+2000)ID+VDS=0 (2)
حال فرض میکنیم ترانزیستور در ناحیه اشباع باشد:
ID=IDSS(1-VGS/VP)2 è ID=0.012(1+ VGS/5)2 (3)
لازم است تا با استفاده از 1 و 3، ID و VGS را بیابیم . از آنجا
که حل چنین معادلاتی کمی وقت گیر است از دستور SOLVE
در MATLAB کمک میگیریم .
معادله ی 1 را W و معادله ی سوم را Z نامگذاری میکنیم:
>> W=’-3.3+VGS+2000*ID=0′;
>> Z=’ID=0.012*(1+ VGS/5)^2′;
>> sol=solve(W,Z,’VGS’,'ID’);
>> ID=sol.ID
خروجی مطلب به این شکل خواهد بود:
ID =
.59034924094242506535000612226157e-2
.29173409239090826798332721107176e-2
که با استفاده از خود مطلب آن را ساده میکنیم(عمل کپی و پیست در سطر بعد)
>> .59034924094242506535000612226157e-2
ans =
0.0059
و همینطور عبارت دوم که حاصل :
ans =
0.0029
اما در JFET همواره قدر مطلق جریان درین می بایستی کمتر از جریان IDSS است که در اینجا هر دو عبارت این شرط را دارند. شرط دیگری نیز در JFET وجود دارد که |VGS|<|VP|
که VGS مانند بالا بدست میآید:
>> sol.VGS
ans =
-8.5069848188485013070001224452314
-2.5346818478181653596665442214353
مشاهده میشود که فقط مقدار دوم شرط را برقرار میسازد که ID آن نیز مقدار دوم در بالا است(0.0029). فرمول 2، VDS را میدهد که برابر 6.4 میشود.در آخر باید شرط اشباع را نیز بررسی کنبم که قدر مطلق VDS باید بیشتر از قدر مطلق حاصلجمع VGS و VP باشد که درست است.
پ ن نسخه PDF این پست را می توانید از اینجا دریافت کنید.







